MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent number:

JP58056316

Publication date:

1983-04-04

Inventor:

SHIBATA KENJI; INOUE TOMOYASU; YOSHII

SHINTAROU

Applicant:

TOKYO SHIBAURA ELECTRIC CO

Classification:

- International:

H01L21/20; H01L21/02; (IPC1-7): H01L21/263;

H01L27/12; H01L29/78

- european:

H01L21/20D


Application number: JP19810153742 19810930 Priority number(s): JP19810153742 19810930

Report a data error here

Abstract of JP58056316

PURPOSE:To form the coarse grain polycrystalline or single cystal semiconductor of good quality on an insulated substrate as well as to contrive three dimentional integration of elements by a method wherein an annealing process is performed by continuously scanning and irradiating an energy beam on a semiconductor layer. CONSTITUTION:An SiO2 film 102 is formed as an insulating film on the surface of a single crystal silicon substrate 101 in p type (100) face direction. Then, an SiN film 103 is formed on the film 102. A polycrystalline sillcon layer 104 is then coated on the SiN film 103. Then, a silicon layer 104 is annealed by irradiating an energy beam from above. The annealing is performed by scanning an electron beam in the direction of x axis only on a silicon substrate while performing a line shifting at regularly spaced steps in the right-angled direction of y axis, and then another annealing is performed in such a manner that the electron beam is scanned on the same part in the direction of y axis only, while performing a line shifting at regularly spaced steps in the direction of x axis.





Data supplied from the esp@cenet database - Worldwide

(9) 日本国特許庁 (JP)

砂特許出願公開

◎公開特許公報(A)

昭58--56316

©Int. Cl.² H 01 L 21/20 21/263

21/20 21/263 27/12 29/78 識別記号 庁内整理番号 7739—5 F **段公開 昭和58年(1983)4月4日**

6851—5F 8122—5F

7377-5F

発明の数 1 審査請求 未請求

(全 4 頁)

の半導体装置の製造方法

②特 類 斑

額 昭56—153742

②出 願 昭56(1981)9月30日

仍発 明 者 柴田健二 .

川崎市幸区小向東芝町1東京芝 浦電気株式会社総合研究所内

心発 明 者 井上知秦

川崎市幸区小向東芝町1東京芝 浦電気株式会社総合研究所内

砂発 明 者 吉井新太郎

川崎市幸区小向東芝町1東京芝 浦電気株式会社総合研究所内

⑪出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

四代 理 人 弁理士 則近憲佑 外1名

明 御 書

- 1. 名明の名称 半導体装置の製造方法
- 2. 停許請求の範囲
 - (i) 船鉄柱お休上に多額品または非品質半導体度を被差し、この半導体機にエネルギービー上を 連続的に走査しながら限制してアニールを兼し で租大粒の多該品または単額品とした半導体度 を得、この半導体層に所翼の菓子を形成するこ とを特徴とする半導体装置の製造方法。
 - (2) エネルギービースの走査方法は第1段階(人 モード)として一方向(エ軸の正方向)にのみ 走産しながらそれとは直角方向(リ軸の正方内) に一定の関係ステップで行送りしながら行ない。 次に第3段階(Bモード)としていがら行ない。 次にのみ走査しながら行としていい。 ステップで行送りしてがら行ない。以下ALB ステップ互にくりかえしながら行ない。ある いは、ある一点 Pを起点とし、この場合に らせん状に定するものであるの製造方法。

- (3) 絶縁性薬体は、所望の東子が形成された半導体基礎の長面を掲練展でおおつたものである物 配帯許錯求の範囲第1項記載の半導体装置の製 速方法。
- (4) エネルギービースはレーザービースまたは電子ビースである特許請求の報題第1項配載の半導体装置の製造方法。
- 3. 発明の辞権な説明

本発明は半導体銀煙の製造方法に張り、特に船 級性基体上に租大校化または単級最化した半導体 港を形成する手段を改良した半導体装置の製造方 法に関する。

爾知の如く、半導体基板上(以下シリコン基板を用いる)に素子を形成する半導体装置においては、硬化,拡散。イオン在入,写真領湖など公知の投御を用いて、シリコン基板上に平面的(二次元的)に素子を配列するが通常で、二層以上の多層に菓子を形成することはほとんどなかつた。そのため従来よりも素子を鉄細化して、半導体装置を高集機化、高速化するためには展界があり、こ

利用型58-56316(2)

の設界を越える手段として、多層に振子を形成す る、いわゆる三庆元半導体装置が提案され、とれ を表現するために、着無法事体上の多額品または 非品質単導体層にエネルギーピームを開射して根 大紋の多額品立たは単額品半導体層(以下シリコ シ羅を用いる)を形成する方法が提集されている。 何えば、シリコン当板を BIOはたは BIN 等の結果 誰でおおつてその上に多雑品シリコン用を装着し、 これを連続ビームのレーザへ光または電子機によ り飛射アニールすることにより単齢品シリコン層 となし、故権中に来子を形成することにより、三 次元半導体製量を製造するCとができる。しかし 従来の方法では、直径で20km以上の拡大粒多輪鼻 シリコンや単数品シリコン商を得ることはもわめ てひずかしく。また実現した単額品中には多数の 転位、双島、被層矢降、等が含まれ、シリコン様 の始長性は合わめて思いものであつた。またその シリコン周の表面には、かなり大きな凹凸ができ、 そのため眩暑中に東子を作る兼にはリソグラフィ 一上多くの態点があり、出来上がつた果子の脊性

は308(サファイナ基板上のシリコン層)に形成されたものより悪いものであつた。

本場別はこのような点に重みてなされたもので、他級性当体上に根大数の多額品または単館品とした良質の半導体層を形成して、電子の三次元的集務化を実用上十分な特性をもたせて実現することを可能とした半導体装置の製造方法を提供するものである。

即も本発明においては、絶象性基体上に多物品 あるいは非晶質シリコン層を被着し、これを新し く発見された結晶粒皮長のメカニズムを考慮して エネルギーピームを連続的に定差しながら無射し でアニールすることにより、従来より半導体層の 単値品化の確率を考しく向上させ、数半導体層の 結晶性をよくし、該層中に作られた数子の等性を 飛躍的に向上せしめることを帯散としている。

以下。本発明の効果を決施例を用いて詳しく説 明する。

第 1 図(a)~ (o)は一実施例の製造工程を示す断値 図である。

まず餌 [図(2)で示すように、たとえばP巡(100) 町方位の単結品シリコン基役 101 の芸面に軽暴襲 として約1月17の81八頃102を形成する。その上に SIN属103を形成する。とのSIN属は後の工程で多 組品あるいは非品質シリコン=を単額品化させや すくするために形成するものである。 またシリコ ン 新板 101 は既に所望の常子が周知の工程を経て 形成されているとする。次化据1回ので示すよう 化、 SIN 膜 103 の異個にたとえば 5000元の多数品 シリコン屋 104 を被着する。 次に第 1 図(ので示す ようにエネルギービーAを上部力ら飛材して上記 シリコン暦 104 をアニールする。失義例では底語 星ナビームを用い、アニール条件としては電子線 の加速電圧10 kV、シリコン電板に残滅するヒーム 撃魔としては 1.0Aとした。またビームスポット銀 は 1 am o であり、 100 cm / secの 走査處底で以下の ようなモードで忠進した。さら化弩子ピームアニ ールの間の基準温度は 350 O、真空度は 10⁻⁴Torr 以上とした。

本発明における最も重要な点はエネルギーピー

ムの迫憂方法である。 使来の方法によれば、ビー ムアニール後には(a)、直径5~10 pmの結晶粒がビ ームの走査方向に並んだような抵大粒多額品シリ コン層か、あるいは向、市2~10月四長ま数十一数 百さりロンに及び順長い組具粒成長が見られ、単 組品シリコン唐が得られるのはまれであつた。本 強卵における皮査方法では、これらの従来方法を 改良したもので、その終1の方法は同のように及 く成 是した多結晶シリコン菌を、90度 回転してエ キルギービームを走査することにより得られる。 すなわち、第1段階(Lモード)のアニールとし て集2回回で示すようにシリコン基礎の一方向、 たとえばと始の正方向にのみ端子ピームを進金し ながら、それとは正井方向、すなわちり軸の正方 肉に一定の間痛ステンプで行送りしながら行ない。 次に減る政権(日モード)として同一部分を終る **俊列で示すようにり 触の正方向にのる 走査しなが** らま葉の正方向に一定の間痛ステップで行送りし ながら行ない、以下篇3里所以降はALBモードも 交互にくりかえし間一部分を直続的にアニールす

特開昭58-56316(3) 工夫することにより、第1。第2の定査方法とも 十分にその効果を発揮させることができる。

るものである。このような走査方法にて実質的に 単曲品並みと言える数もりから数センチメートル 面径の超視大粒多数品シリコン原を再現性上く特 ることができた。

皮に貧し図的で示すように、電子ピームアニー ルベよつて単結品化したシリコン層 10ピモパラー ニングして果子形成領域とし、その後公知の技術 にて拿子間分離熱機械 105 を形成し、血子偏域に ゲート軟化膜 106 を介して例えば多緒品シリコン からなるゲート推薦 107 を形成し、ソース・ドレ イン領域 108,109 を形成してMOSトランジスタ とする。次に第1回回で示すように全面を絶無疾 110 でおおつた後、ACによる電低 211 ~ 113 を形 成して三次元に集積した半導体装置を完成する。

木虱男の第2の方法は無3回に示すようにある 点Pを超点とし、この点を中心にらせん状に産業 するもので、電子ピームの定定と共に結晶粒長が 鍼灸大きくなり、やはり雌鷹大紋シリコン層を得 るくとができた。祟し,祟といずれの走を方失に 出いても本発典の効果は十分であるが、エネルギ ーピームを走査する点からすれば第1の方法の方 が悪単である。本殊男の効果はピームとシリコン 着板の相対位置を変えればよいなめビースを固定 してシリコン基収を動かすなあるいは異者を動か 十ととも可能である。たとえばシリコン基板を同 心円達動させながら電子ピースを平行連動させる ことにより、残食的には、ピームをらせん的に免 主することができる。このような方法をとれば第 2の方法が達している。とのようにエキルギービ ームとシリコン装板の両者の動きを乗も都合よく

なお、上記実施併ではMOSトランクスまにつ いて説明したが、本発明に上るシリコン層には C-MOBトラングスォ、ハイポーラトランジス ま。ダイオードなどあらゆる虫子を形成できると とはいりまでもなく、本苑男の効果を用いて、こ れらの君子を三次元的に配列することにより、従 來より高葉微,系性能。多樣能な限次元集戲回路 袋屋を実現することが可能となつた。

本務別の効果はシリコン以外の半導体だとえば ゲルマニウムや、OsAs,GaPなどの三一五族化合物 半導体、JoP、IoBbなどのニー五級化合物半導体に おいても期待でき、これらを組合せるなどにより、 一チップに従来の記憶四路、論惑回路と共和表示。 戯知機能などを同時に備えた多様能震子を作りあ けるととができる。また本実施利の第1層向の工 程で用いたエネルギービームは似子ピームの他に レーザーピース。郊外兼および木骨光などの可視 光なども考えられる。また第1回の工程における AZによる電腦は他の金属でもかまわない。その他 この発明の主旨を意配しない限り機々の応用機が 期待できる。

104′・・・単論品化したシリコン階

105 … 给年第

106 … ゲート酸化庚

107 … ゲート電笛 108,109 パソース,ドレイン領域

110 --- 葡萄菜属

111-115 … 人と 単年。

4. 脳面の簡単な観察

第 1 図 (a) ~ (c) はこの発男の一実施列の製造工程 を示す順面図、第2図(4)(4)及び第3図は本発明の ・エネルギーピー人の定意方法を示す図である。

図に於いて、

101 …単始長シリコン基根 102 … 810.質

L 03 ··· 81 N 🙇

104…多結晶シリコン用

代理人 寿理士 即丑皇佑 位 1 名

